Benutzer-Werkzeuge

Webseiten-Werkzeuge


projects:fpga_reverse_engineering

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen RevisionVorhergehende Überarbeitung
Nächste Überarbeitung
Vorhergehende Überarbeitung
projects:fpga_reverse_engineering [2014/09/24 20:28] – Dokumente zu FPGA daniwprojects:fpga_reverse_engineering [2016/01/27 17:55] (aktuell) – Clock Generator (U21) daniw
Zeile 20: Zeile 20:
  
 Flash: Micron 25P28V6G (128 MBit Serial Flash)\\ Flash: Micron 25P28V6G (128 MBit Serial Flash)\\
-[[http://www.micron.com/-/media/documents/products/technical%20note/nor%20flash/tn1224_spi_marking.pdf| Datenblatt]]\\+[[https://www.micron.com/~/media/documents/products/data-sheet/nor-flash/serial-nor/m25p/m25p128.pdf| Datenblatt]]\\
 U24 U24
 +
 +Pinout:\\
 +<code>
 +CS# - 1 - P31
 +SO  - 2 - P30 (bridge R292)
 +WP  - 3 - 3.17V
 +GND - 4 - P35
 +SI  - 5 - P33
 +SCK - 6 - P32
 +HOLD- 7 - P43
 +VCC - 8 - P43</code>
  
 ???: Anobit MSP1040-A0 (ASIC?)\\ ???: Anobit MSP1040-A0 (ASIC?)\\
Zeile 41: Zeile 52:
 [[http://www.ti.com.cn/cn/lit/ds/symlink/tps54672.pdf|Datenblatt]]\\ [[http://www.ti.com.cn/cn/lit/ds/symlink/tps54672.pdf|Datenblatt]]\\
 U27 U27
 +
 +IDT 844071 (Clock Generator)\\
 +[[https://www.idt.com/document/dst/844071-datasheet|Datenblatt]]\\
 +U21
  
 **USB UART:**\\ **USB UART:**\\
Zeile 61: Zeile 76:
 </code> </code>
 **JTAG Pinout:**\\ **JTAG Pinout:**\\
-TDI - AC15\\ +TDI - AC15 - P11\\ 
-TDO - AD14\\ +TDO - AD14 - P12\\ 
-TCK - AB15\\ +TCK - AB15 - P10\\ 
-TMS - AC14\\+TMS - AC14 - P13\\ 
 +{{:projects:jtag_pinout.jpg}}\\ 
 +\\ 
 +**ISE iMPACT output:**<code> 
 +Maximum TCK operating frequency for this device chain: 33000000. 
 +Validating chain... 
 +Boundary-scan chain validated successfully. 
 +1: Device Temperature: Current Reading:   39.05 C, Min. Reading:   30.20 C, Max. Reading:   39.05 C 
 +1: VCCINT Supply: Current Reading:   1.011 V, Min. Reading:   1.011 V, Max. Reading:   1.017 V 
 +1: VCCAUX Supply: Current Reading:   2.479 V, Min. Reading:   2.476 V, Max. Reading:   2.481 V 
 +'1': IDCODE is '01110010101011010110000010010011' 
 +'1': IDCODE is '72ad6093' (in hex). 
 +'1': : Manufacturer's ID = Xilinx xc5vlx110t, Version : 7 
 +'1': Reading status register contents... 
 +CRC error                                                                  :         0 
 +Decryptor security set                                                     :         0 
 +DCM locked                                                                 :         1 
 +DCI matched                                                                :         1 
 +End of startup signal from Startup block                                   :         1 
 +status of GTS_CFG_B                                                        :         1 
 +status of GWE                                                              :         1 
 +status of GHIGH                                                            :         1 
 +value of MODE pin M0                                                       :         1 
 +value of MODE pin M1                                                       :         0 
 +Value of MODE pin M2                                                       :         0 
 +Internal signal indicates when housecleaning is completed                  :         1 
 +Value driver in from INIT pad                                              :         1 
 +Internal signal indicates that chip is configured                          :         1 
 +Value of DONE pin                                                          :         1 
 +Indicates when ID value written does not match chip ID                     :         0 
 +Decryptor error Signal                                                     :         0 
 +System Monitor Over-Temperature Alarm                                      :         0 
 +startup_state[18] CFG startup state machine                                :         0 
 +startup_state[19] CFG startup state machine                                :         0 
 +startup_state[20] CFG startup state machine                                :         1 
 +E-fuse program voltage available                                           :         0 
 +SPI Flash Type[22] Select                                                  :         1 
 +SPI Flash Type[23] Select                                                  :         1 
 +SPI Flash Type[24] Select                                                  :         1 
 +CFG bus width auto detection result                                        :         1 
 +CFG bus width auto detection result                                        :         1 
 +Reserved                                                                   :         0 
 +BPI address wrap around error                                              :         0 
 +IPROG pulsed                                                               :         1 
 +read back crc error                                                        :         0 
 +Indicates that efuse logic is busy                                         :         0 
 +</code> 
 + 
 +===== LEDs ===== 
 +  * D3 -> ??? 
 +  * D4 -> AK24 
 +  * D5 -> AL23 
 +  * D6 -> AJ14
  
 ---- dataentry project ---- ---- dataentry project ----
projects/fpga_reverse_engineering.1411590529.txt.gz · Zuletzt geändert: 2014/09/24 20:28 von daniw

Donate Powered by PHP Valid HTML5 Valid CSS Driven by DokuWiki