Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- projects:fpga_reverse_engineering [2016/01/20 20:38] – daniw
+++ projects:fpga_reverse_engineering [2016/01/27 17:55] (aktuell) – Clock Generator (U21) daniw
@@ Zeile 52: / Zeile 52: @@
 [[http://www.ti.com.cn/cn/lit/ds/symlink/tps54672.pdf|Datenblatt]]\\
 U27
+IDT 844071 (Clock Generator)\\
+[[https://www.idt.com/document/dst/844071-datasheet|Datenblatt]]\\
+U21
 **USB UART:**\\
@@ Zeile 122: / Zeile 126: @@
 Indicates that efuse logic is busy                                         :         0
 </code>
+===== LEDs =====
+  * D3 -> ???
+  * D4 -> AK24
+  * D5 -> AL23
+  * D6 -> AJ14
 ---- dataentry project ----