projects:fpga_reverse_engineering
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
| Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende ÜberarbeitungLetzte ÜberarbeitungBeide Seiten der Revision | ||
| projects:fpga_reverse_engineering [2016/01/20 17:43] – hops | projects:fpga_reverse_engineering [2016/01/21 22:24] – LED pins ergänzt hops | ||
|---|---|---|---|
| Zeile 23: | Zeile 23: | ||
| U24 | U24 | ||
| - | Pinout: | + | Pinout:\\ |
| - | CS# - 1 - P31\\ | + | < |
| - | SO - 2 - P30 (bridge R292)\\ | + | CS# - 1 - P31 |
| - | WP - 3 - 3.17V\\ | + | SO - 2 - P30 (bridge R292) |
| - | GND - 4 - P35\\ | + | WP - 3 - 3.17V |
| - | SI - 5 - P33\\ | + | GND - 4 - P35 |
| - | SCK - 6 - P32\\ | + | SI - 5 - P33 |
| - | HOLD- 7 - P43\\ | + | SCK - 6 - P32 |
| - | VCC - 8 - P43\\ | + | HOLD- 7 - P43 |
| + | VCC - 8 - P43</ | ||
| ???: Anobit MSP1040-A0 (ASIC?)\\ | ???: Anobit MSP1040-A0 (ASIC?)\\ | ||
| Zeile 121: | Zeile 122: | ||
| Indicates that efuse logic is busy : | Indicates that efuse logic is busy : | ||
| </ | </ | ||
| + | |||
| + | ===== LEDs ===== | ||
| + | * D3 -> ??? | ||
| + | * D4 -> AK24 | ||
| + | * D5 -> AL23 | ||
| + | * D6 -> AJ14 | ||
| + | |||
| ---- dataentry project ---- | ---- dataentry project ---- | ||
| type : project | type : project | ||
projects/fpga_reverse_engineering.txt · Zuletzt geändert: 2016/01/27 17:55 von daniw